

Nro. ord.	Apellido y nombre	L.U.

ORGANIZACIÓN DEL COMPUTADOR I - Parcial

Primer Cuatrimestre 2021

Ej.1	Ej.2	Ej.3	Ej.4	Ej.5	Nota

Corrector:

Aclaraciones

- Anote apellido, nombre, LU en *todos* los archivos entregados.
- El parcial es domiciliario y todos los ejercicios deben estar aprobados para que el parcial se considere aprobado. Hay dos fechas de entrega, en ambos casos el conjunto de ejercicios a entregar es el mismo. En la primera instancia deberán defender su trabajo frente a su tutorx, quien les ayudará también a encaminar el trabajo de los ejercicios pendientes, si los hubiera.
- El link de entrega es: <http://bit.ly/parcialOrga1-1c2021>. Ante cualquier problema pueden su-
birlo también al campus o comunicarse con la lista docente.
- La fecha límite de entrega es el domingo 20 de junio a 21:00. El coloquio será el jueves 1 de julio durante el horario de cursada de los jueves (TM: 9 a 13hs - TT: 17 a 21hs).
- Todas las respuestas deben estar correctamente justificadas y de corresponder hacer una comparación con la máquina Orga1.

Introducción

Este parcial está dividido en seis preguntas que se relacionan con la arquitectura RISC-V. Se trata de una especificación y no una implementación de un procesador concreto. Si bien la arquitectura es diferente a la que utilizamos en clase, encontrarán los mismos conceptos que estudiamos y trabajamos aplicados al diseño de esta ISA. Toda la información necesaria está disponible en la **Guía Práctica de RISC-V** que se puede acceder libremente en:

<http://riscvbook.com/spanish/guia-practica-de-risc-v-1.0.5.pdf>. Les recomendamos que hagan primero una lectura completa de los primeros tres capítulos de la guía y luego intenten responder las preguntas. Los ejercicios varían en temática y complejidad así que también les recomendamos ordenar la resolución de los mismos como les resulte más sencillo.

Ejercicios

Ejercicio 1 RISC-V maneja el principio de **simplicidad**, en relación a esto responda:

- ¿Acceder a un operando en registro es más rápido que buscar el operando en memoria?
- A partir del inciso anterior, ¿cómo cree que impacta al rendimiento del programa y a la arquitectura la cantidad de registros disponibles?

Ejercicio 2 ¿Cuál es la ventaja de tener un registro de valor constante 0(x0)? ¿Cómo maneja las escrituras a este registro y por qué lo hace de esa forma?

Ejercicio 3 ¿Cómo se resuelve el **overflow**?

Ejercicio 4 ¿Cómo se resuelve la lógica de control (**branching**)? ¿Qué similitudes y/o diferencias existen con la máquina Orga1?

Ejercicio 5 ¿Qué significa **position independent code**? ¿Qué ventaja tiene sobre el código dependiente de posición?

Ejercicio 6 ¿En qué posición dentro de la instrucción se encuentran los bits de los registros destino y origen? ¿Depende del tipo de instrucción o de la instrucción en sí? ¿Por qué fue diseñado así el formato de instrucción?